

32 ビット浮動小数点プロセッサの機能検証と改善 (加減算器・メモリ回路)

中園佳寿 増田智一 國信茂郎

高知大学理学部数理情報科学科

Abstract

近年の集積回路の高集積度による VLSI (大規模集積回路) の出現により、HDL (ハードウェア記述言語) を用いた機能設計からトップダウン設計が重要になってきている。

本研究では、浮動小数点プロセッサ (Floating Point Unit) の加減算器の機能検証を行い、加減算器が完全でないところを修正し、新しい加減算器を設計しなおした。また、メモリ回路の基本動作について記述した。

序論

我々の生活環境にある電気・電子機器には LSI が多数搭載されている。例えばパソコンやゲーム機には CPU やメモリ、さらには周辺機器制御用 LSI などの様々な LSI が搭載されている。このような状況が出現したのは、半導体のプロセス技術の進展により LSI に搭載できる回路の規模が増大し、高度で多様な機能を実現できるようになったからである。

その背景になるコンピュータの中核テクノロジーの世代区分を説明すると、第 1 世代には真空管が使われ、第 2 世代に入るとトランジスタが使われた。トランジスタとは電氣的な ON/OFF 動作をするスイッチである。第 3 世代に移ると集積回路すなわちチップが登場する。集積回路は数十から数百のトランジスタを 1 チップにまとめて接続したものである。その後のトランジスタ数は、数百から数百万へと驚異的に増大した。このような集積回路のことを超大規模集積回路と呼ぶ。この超大規模集積回路が現在の主役であり、略して VLSI と呼ぶ。

ここで世代ごとに単位コスト当たりの相対性能比を比べてみる。第 1 世代の値を 1 とすると、第 2 世代は 3.5、第 3 世代は 900、第 4 世代は 2,400,000、と驚異的に高性能化されている。最も回路が大規模で複雑なものになれば回路設計の困難は増大する。そこで LSI の大規模化・複雑化に対応する設計技術にも革新が起こった。すなわち、RTL 回路を HDL というハードウェアを設計するための言語で記述し、LSI をトップダウン的に設計する手法が開発され、広く用いられるようになった。

ここで設計技術の進展を見てみると LSI 設計のシミュレーション技術は、1980 年代に入りゲートレベルシミュレーションが自動化され、ボード上でのシミュレーションからコンピュータ上でのシミュレーションが可能になった。しかし、近年の設計規模の拡大により従来の設計方法である回路図入力ではゲートレベルシミュレーションを用いても大規模回路を要求しよう通りに短期間で開発することが困難になってきたので設計時間の短縮とコスト削減の要求性、また優れた論理合成ツールの出現によりゲートレベル設計から HDL 記述設計へ変異している。

HDL とは回路の動作や構造を記述するための言語で、回路設計では従来のように回路図入力ではなく HDL によって回路動作を記述する。HDL は主に C 言語のような記述性をもつ Verilog-HDL と IEEE Std-1076 規格に基づく VHDL がある。HDL の出現により、以前までのセル部から設計を始め、最終的にターゲットの製品を作成する方法（ボトムアップ設計）から、機能の検証からアプローチする方法（トップダウン設計）に移行している。トップダウン設計では設計工程を機能検証工程とゲートへの具体化作業工程の二つに分けることにより、設計者ははじめからタイミングなどの考慮をする必要がなく、機能設計に関するバグを早い段階で見つけることができ、開発期間を短縮している。

本研究室では、昨年 HDL（ハードウェア記述言語）を用いた浮動小数点プロセッサの設計を行った。私たちの研究はこれを継続したものである。

具体的には、昨年先輩方が HDL（ハードウェア記述言語）を用いて設計された 32 ビット

浮動小数点プロセッサ (FPU) の加減算器 (ALU) の誤り箇所を修正し、正しい加減算器の設計することと、32ビット浮動小数点プロセッサ (FPU) のマルチポートレジスタ (MPR) で使用されるメモリ LSI の回路構造をより理解することとした。

本論文では、1章で、昨年の論文の修正を行い、2章でメモリ LSI の回路設計を行うこととする。

1 加減算器 (FAU) の機能検証と改善

この章では、昨年先輩方が設計された FPU の加減算器の修正を行う。次から、“浮動小数点加減算器の概要”、“加減算器のシミュレーションによるバグ出し”の後、“加減算器の修正”を行っていく。

1.1 浮動小数点加減算器の概要

ここでは、まず“浮動小数点とは”、“32 ビット浮動小数点数の表現形式”、“浮動小数点加算の概略”で、浮動小数点と浮動小数点加算の説明をします。次に、“加減算器の設計”、“加減算器の VerilogHDL による記述”で、浮動小数点加減算器の説明をしていく。

1.1.1 浮動小数点とは

符号なし整数および符号付き整数の他に、プログラミング言語では小数を含む数値を取り扱う。そのような数値を実数 (real) 形式という。例えば以下のようなものである。

3 . 1 4 1 9 5 2 6 5 ...

1 . 0 × 1 0⁻⁹

特に 2 つ目の例に使われている表記法は科学表記法と呼ばれ、コンピュータで扱うときには、浮動小数点形式と呼ばれる。通常、浮動小数点形式の数を書き表す場合、小数点の左側には数字を 1 つしか書かない。一般形は以下ようになる。

1 . x x x x x x x x x x⁽²⁾ × 2^{y y y}

実数を標準的な科学記数法の正規形で書き直す利点は 3 つある。1 つ目には、浮動小数点数を含むデータの交換が単純化される。2 つ目には、浮動小数点演算アルゴリズムが単純化される。3 つ目は、1 語に収納できる数値の精度を上げることができる。それは、不必要な先行する 0 の代わりに、小数点の右側に実数を記すことができるからである。

1.1.3 浮動小数点加算の概略

2進の浮動小数点数を加算するアルゴリズムを図1.1に示す。ステップ1と2では指数の小さい方の数値の仮数を調整し、それから2つの仮数を加える。その結果をステップ3で正規化する。単純化を図るために、ステップ4では丸めを行う。丸めの方法としては(*1)、IEEE754規格の4つのオプションのうち1つを使用する。浮動小数点演算の正確性は丸めの正確性に大きく影響される。丸めることは容易であるが、正確性が損なわれる原因となる。




図1.1 浮動小数点加算のアルゴリズム

(*1) IEEE754 規格丸めモード

RN(Round to Nearest)	最も近い値に丸める
RP(Round to Plus)	+ に向かって丸める
RM(Round to Minus)	- に向かって丸める
RZ(Round to Zero)	0 に向かって丸める

*本プロセッサでは RN (最も近い値に丸める) を使用

それでは簡単な科学表記法で表現された数値を手計算で加算して、浮動小数点加算における問題を明らかにする。では、 $1.000_{(2)} \times 2^{-1}$ と $-1.110_{(2)} \times 2^{-2}$ を計算しよう。ここで、仮数には4桁、指数には2桁しか格納できないものと仮定する。

では、アルゴリズムの順を追って、計算を進めよう。

ステップ1: 指数が小さい方の数値 ($-1.110_{(2)} \times 2^{-2}$) の仮数を右にシフトして、大きい方の数値と指数が一致するようにする。

$$-1.110_{(2)} \times 2^{-2} = -0.111_{(2)} \times 2^{-1}$$

ステップ2: 2つの仮数を加算する。

$$1.0_{(2)} \times 2^{-1} + (-0.111_{(2)} \times 2^{-1}) = 0.001 \times 2^{-1}$$

ステップ3: 和を正規化する。

$$0.001_{(2)} \times 2^{-1} = 1.000_{(2)} \times 2^{-4}$$

ステップ4: 和を丸める。

$$1.000_{(2)} \times 2^{-4}$$

この和は4ビットに収まっている。従って、丸める必要はない。

1.1.4 加減算器の設計

以上のような手順で浮動小数点加算は行われる。また、浮動小数点減算についても同様の手順で行うことが出来る。以下では加減算器の設計について述べる。単精度浮動小数演算、さらに倍精度浮動小数演算へと演算のビット長が増加してくると、加算の桁上げ伝播による遅延が高速化を妨げるようになってくる。従来、桁上げ伝播の遅延を減らしたり、桁上げ伝播の遅延を無くす方法がいくつか提案されているようだ。遅延を減らす方法として桁上げ先見加算器があり、加算時間は高速であるが加算器を構成するのに必要な素子数（トランジスタ数）が多く、また、LSI として実現するためのレイアウトの規則性（容易性）の点からも課題が多い。従って、実際には桁上げ先見回路と順次桁上げ加算器の組み合わせによる加算器、あるいは桁上げ先見回路と桁上げ先見加算木の組み合わせによる加算器をはじめとする桁上げ先見回路を基本とする加算器がよく用いられる。また、一般に遅延を減らす方法として桁上げ保存法は2数の加算に適用すると1サイクル毎の逐次演算となり高速演算は実現できない。そこで今回、本加算器では、ブロック桁上げ先見回路と桁上げ先見加算木によるものを基本としている。

(1) シフト量演算用の絶対値出力回路

図1.1に示した浮動小数点加算実行の第一ステップ、すなわち、2数の指数を一致させるための仮数の桁合わせの処理がある。通常、2数の大小を比較し、大きい数から小さい数を減算するという作業で指数の差の絶対値を逐次的に求めることが出来る。その処理を図1.2に示した回路を用いて、2数の指数の差(絶対値)、および大きい方の指数を求めることが出来る。本回路では、2数の指数部をx, yとして桁上げ入力をc₁としている。

単位回路 A

$$s[i]=x[i]\wedge\sim y[i]\wedge c_{i-1}$$

$$g_i=x[i]\&y[i]$$

$$p_i=x[i]|y[i]$$

単位回路 B

$$p_{i,i+3}=p[i]\&p[i+1]\&p[i+2]\&p[i+3]$$

$$g_{i,i+3}=g[i+3]|(p[i+3]\&g[i+2])|(p[i+2]\&p[i+1]\&g[i+1])|$$
$$|(p[i+3]\&p[i+2]\&p[i+1]\&g[i])$$

単位回路 C

$$p_{i,k}=p_{i,j}\&p_{j+1,k}$$

$$g_{i,k}=g_{i,j}|(p_{j+1}\&g_{i,j})$$

$$c_j=g_{i,j}|(c_{i-1}\&p_{i,j})$$

この回路は、2つの指数の差(x-y)をc₁=1を用いることにより、その2の補数値~(x-(y+1))=(-(x-y))をc₁=0を用いることにより求めることが出来る。桁上げ入力c₁の値は、

$$c_1=g_7|(c_6\&p_7)\cdots c_i=g_i|(c_{i-1}\&p_i)$$

により求まる。また、この値は桁あふれ信号にも対応している。では実際にx=10000000,y=01111100の時の絶対値を求めるとする。

$$y_1=10000011$$

$$p_0=1,p_1=1,p_2=0,\dots,p_6=0,p_7=1$$

$$g_0=0,g_1=0,\dots,g_6=0,g_7=1$$

$$p_{0,3}=0, g_{0,3}=0$$

$$p_{4,7}=0, g_{4,7}=1$$

$$c_1=1,c_0=1,c_1=1,c_2=0,c_3=0,c_4=0,c_5=0,c_6=0$$

$$s=00000100$$

このとき、c₁=1より(x-y)=00000100が求まった。




図 1 . 2 8 ビット絶対値出力回路

(2) 仮数部加減算回路

図 1 . 1 に示した加算の第二ステップ、即ち仮数の桁あわせの後の仮数の加算の処理がある。本浮動小数点プロセッサでは、シフト量演算用の減算絶対値出力回路と同様、ブロック桁上げ先見回路と桁上げ先見加算木による加算器を用いている。回路構成を図 1 . 3 に示す。図 1 . 3 は図 1 . 2 の絶対値出力回路の最下位ビットに 2 ビットの順次桁上げ加算器を付加した構成になっている。今仮に、単位回路 A ($i=0$) を仮数部の最下位ビットとし、丸めによる桁上げ ($s[-1]$ と $s[-2]$) により答を得るものである。本浮動小数点プロセッサでは丸めモードに IEEE754 の RN (最も近い値を求める) を使用しているので、 $\{s[-1],s[-2]\}$ の値が 1 0 以上のときに桁上げを行うものとする。

なお、加算または減算処理によって桁落ちが生じる場合は、結果の上位ビットの 0 の数に応じてビットの左シフトを行う。このとき、最下位ビット側は 0 を入力するので演算精度は悪くなる。




図 1 . 3 4 ビット長ブロック桁上げ先見回路と桁上げ先見加算木による加算器と丸め処理

1.1.5 加減算器のVerilogHDLによる記述

(1) 機能

- ・FAUsel 制御信号に従って2つの入力 a,b を演算（加算または減算）し、out に出力する。
- ・FAUsel 制御信号による各種演算の選択は表 1.2 を参照。

(2) シンボル図と各信号の機能




図 1.4 加減算器 (FAU) のシンボル図

信号	機能	補足
a,b	32ビットの入力	
out	32ビットの出力	演算結果の出力
FAUsel	制御信号	0 のとき加算、1 のとき減算

表 1.2 FAU で使用する信号の機能

(3) HDL 記述

/*加減算器のHDL記述(上位モジュール)*/

```
module fau(a,b,FAUsel,out);  
    input [31:0] a,b;  
    input      FAUsel;  
    output [31:0] out;  
    reg [31:0] out;  
    wire [4:0] u;
```

```

wire [25:0] k,l,o;
wire [7:0] q;
wire [7:0] p;
reg [22:0] r,s;
wire [24:0] v0;
wire [23:0] v1;

always @(a or b)begin
  if(a[30:23]>b[30:23])begin
    s <= b[22:0]; //小さな数値の仮数部 ( s )
    r <= a[22:0]; //大きな数値の仮数部 ( r )
    out[31] <= a[31]; //符号部 ( f )
  end else if(a[30:23]<b[30:23])begin
    s <= a[22:0];
    r <= b[22:0];
    out[31] <= b[31];
  end else if(a[30:23]==b[30:23])begin
    if(a[22:0]>b[22:0])begin
      s <= b[22:0];
      r <= a[22:0];
      out[31] <= a[31];
    end else if(a[22:0]<b[22:0])begin
      s <= a[22:0];
      r <= b[22:0];
      out[31] <= b[31];
    end
  end
end
end

zeta i t i i0(.e1(a[30:23]),.e2(b[30:23]),.s(q),.p(p)); //指数の差(q) 大きな数値の指数部(p)

assign k = {1'b1,s,2'b00}; //丸め用に仮数部の下位2ビットを増やす
assign l = {1'b1,r,2'b00}; //先頭に1 . . . の1を付ける

assign o = k >> q; //小さな数値を指数の差だけ右にシフト
add i1(.x(l),.y(o),.s(v0)); //加算
sub i2(.x(l),.y(o),.s(v1)); //減算

```

```

function [4:0] discover_first_1;          //先頭から何桁目に1が来るかを判定
    input [23:0] t;
    if(t[23]==1'b1) discover_first_1 = 5'b00000;
    else if(t[22]==1'b1) discover_first_1 = 5'b00001;
    else if(t[21]==1'b1) discover_first_1 = 5'b00010;
    else if(t[20]==1'b1) discover_first_1 = 5'b00011;
    else if(t[19]==1'b1) discover_first_1 = 5'b00100;
    else if(t[18]==1'b1) discover_first_1 = 5'b00101;
    else if(t[17]==1'b1) discover_first_1 = 5'b00110;
    else if(t[16]==1'b1) discover_first_1 = 5'b00111;
    else if(t[15]==1'b1) discover_first_1 = 5'b01000;
    else if(t[14]==1'b1) discover_first_1 = 5'b01001;
    else if(t[13]==1'b1) discover_first_1 = 5'b01010;
    else if(t[12]==1'b1) discover_first_1 = 5'b01011;
    else if(t[11]==1'b1) discover_first_1 = 5'b01100;
    else if(t[10]==1'b1) discover_first_1 = 5'b01101;
    else if(t[9]==1'b1) discover_first_1 = 5'b01110;
    else if(t[8]==1'b1) discover_first_1 = 5'b01111;
    else if(t[7]==1'b1) discover_first_1 = 5'b10000;
    else if(t[6]==1'b1) discover_first_1 = 5'b10001;
    else if(t[5]==1'b1) discover_first_1 = 5'b10010;
    else if(t[4]==1'b1) discover_first_1 = 5'b10011;
    else if(t[3]==1'b1) discover_first_1 = 5'b10100;
    else if(t[2]==1'b1) discover_first_1 = 5'b10101;
    else if(t[1]==1'b1) discover_first_1 = 5'b10110;
    else if(t[0]==1'b1) discover_first_1 = 5'b10111;
endfunction

```

```

assign u = discover_first_1(v1[23:0]);

```

```

always @(v0 or v1 or p or u or FAUse1) begin
    if(FAUse1==1'b0)begin
        if(v0[24]==1'b1)begin          //正規化(右シフト)
            out[22:0] <= v0 >> 1'b1;
            out[30:23] <= p + 1'b1;
        end else if (v0[24]==1'b0) begin
            out[22:0] <= v0;
        end
    end
end

```

```

        out[30:23] <= p;
    end
end else if(FAUse1==1'b1)begin
    out[22:0] <= v1 << u;          //正規化 (左シフト)
    out[30:23] <= p - u;
end
end
endmodule

```

/*シフト量算出用絶対値出力回路 (下位モジュール)*/

```

module zetaiti(e1,e2,s,p);
    input  [7:0] e1,e2;
    output [7:0] s,p;
    reg    [7:0] s,p;
    wire   [7:0] ee,ss;
    wire   c,c_1,c0,c1,c2,c3,c4,c5,c6,c7,c8,p0,p1,p2,p3,p4,p5,p6,p7,p8,p9,p10,
           g0,g1,g2,g3,g4,g5,g6,g7,g8,g9,g10;

    assign ee = -e2;

    kairo_a i0(.e1(e1[0]),.e2(ee[0]),.c(c_1),.s(ss[0]),.p(p0),.g(g0));
    kairo_a i1(.e1(e1[1]),.e2(ee[1]),.c(c0),.s(ss[1]),.p(p1),.g(g1));
    kairo_a i2(.e1(e1[2]),.e2(ee[2]),.c(c1),.s(ss[2]),.p(p2),.g(g2));
    kairo_a i3(.e1(e1[3]),.e2(ee[3]),.c(c2),.s(ss[3]),.p(p3),.g(g3));
    kairo_a i4(.e1(e1[4]),.e2(ee[4]),.c(c3),.s(ss[4]),.p(p4),.g(g4));
    kairo_a i5(.e1(e1[5]),.e2(ee[5]),.c(c4),.s(ss[5]),.p(p5),.g(g5));
    kairo_a i6(.e1(e1[6]),.e2(ee[6]),.c(c5),.s(ss[6]),.p(p6),.g(g6));
    kairo_a i7(.e1(e1[7]),.e2(ee[7]),.c(c6),.s(ss[7]),.p(p7),.g(g7));

    kairo_b i8(.p({p3,p2,p1,p0}),.g({g3,g2,g1,g0}),.c(c7),.pp(p8),.gg(g8),.cc({c2,c1,c0,c_1}));
    kairo_b i9(.p({p7,p6,p5,p4}),.g({g7,g6,g5,g4}),.c(c8),.pp(p9),.gg(g9),.cc({c6,c5,c4,c3}));

    kairo_c i10(.c(c),.p({p9,p8}),.g({g9,g8}),.cc({c8,c7}),.pp(p10),.gg(g10));

    assign c = g10;          //assign c = g7 | (c6&p7);

```

```

always @(ss)begin
    if(c==1'b1)begin
        s<=ss;
        p<=e1;
    end else begin
        s<= ~ss;
        p<=e2;
    end
end
end
endmodule

```

/*桁上げ先見回路による add 回路（下位モジュール）*/

```

module add(x,y,s);
    input  [25:0] x,y;
    output [24:0] s;
    reg    [24:0] s;
    wire   [26:0] ss;
    wire    c_3,c_2,c_1,c0,c1,c2,c3,c4,c5,c6,c7,c8,c9,c10,c11,c12,c13,c14,c15,c16,c17,
            c18,c19,c20,c21,c22,c23,c24,c25,c26,c27,c28,c29,c30,c31,c32,p0,p1,p2,p3,p4,
            p5,p6,p7,p8,p9,p10,p11,p12,p13,p14,p15,p16,p17,p18,p19,p20,
            p21,p22,p23,p24,p25,p26,p27,p28,p29,p30,p31,p32,p33,p34,
            g0,g1,g2,g3,g4,g5,g6,g7,g8,g9,g10,g11,g12,g13,g14,g15,g16,g17,g18,
            g19,g20,g21,g22,g23,g24,g25,g26,g27,g28,g29,g30,g31,g32,g33,g34;
    reg     c;

    kairo_d i35(.x(x[0]),.y(y[0]),.c(1'b0),.cc(c_3),.s(ss[0]));
    kairo_d i36(.x(x[1]),.y(y[1]),.c(c_3),.cc(c_2),.s(ss[1]));

    kairo_a i0(.e1(x[2]),.e2(y[2]),.c(c_1),.s(ss[2]),.p(p0),.g(g0));
    kairo_a i1(.e1(x[3]),.e2(y[3]),.c(c0),.s(ss[3]),.p(p1),.g(g1));
    kairo_a i2(.e1(x[4]),.e2(y[4]),.c(c1),.s(ss[4]),.p(p2),.g(g2));
    kairo_a i3(.e1(x[5]),.e2(y[5]),.c(c2),.s(ss[5]),.p(p3),.g(g3));
    kairo_a i4(.e1(x[6]),.e2(y[6]),.c(c3),.s(ss[6]),.p(p4),.g(g4));
    kairo_a i5(.e1(x[7]),.e2(y[7]),.c(c4),.s(ss[7]),.p(p5),.g(g5));
    kairo_a i6(.e1(x[8]),.e2(y[8]),.c(c5),.s(ss[8]),.p(p6),.g(g6));
    kairo_a i7(.e1(x[9]),.e2(y[9]),.c(c6),.s(ss[9]),.p(p7),.g(g7));

```

```

kairo_a i8(.e1(x[10]),.e2(y[10]),.c(c7),.s(ss[10]),.p(p8),.g(g8));
kairo_a i9(.e1(x[11]),.e2(y[11]),.c(c8),.s(ss[11]),.p(p9),.g(g9));
kairo_a i10(.e1(x[12]),.e2(y[12]),.c(c9),.s(ss[12]),.p(p10),.g(g10));
kairo_a i11(.e1(x[13]),.e2(y[13]),.c(c10),.s(ss[13]),.p(p11),.g(g11));
kairo_a i12(.e1(x[14]),.e2(y[14]),.c(c11),.s(ss[14]),.p(p12),.g(g12));
kairo_a i13(.e1(x[15]),.e2(y[15]),.c(c12),.s(ss[15]),.p(p13),.g(g13));
kairo_a i14(.e1(x[16]),.e2(y[16]),.c(c13),.s(ss[16]),.p(p14),.g(g14));
kairo_a i15(.e1(x[17]),.e2(y[17]),.c(c14),.s(ss[17]),.p(p15),.g(g15));
kairo_a i16(.e1(x[18]),.e2(y[18]),.c(c15),.s(ss[18]),.p(p16),.g(g16));
kairo_a i17(.e1(x[19]),.e2(y[19]),.c(c16),.s(ss[19]),.p(p17),.g(g17));
kairo_a i18(.e1(x[20]),.e2(y[20]),.c(c17),.s(ss[20]),.p(p18),.g(g18));
kairo_a i19(.e1(x[21]),.e2(y[21]),.c(c18),.s(ss[21]),.p(p19),.g(g19));
kairo_a i20(.e1(x[22]),.e2(y[22]),.c(c19),.s(ss[22]),.p(p20),.g(g20));
kairo_a i21(.e1(x[23]),.e2(y[23]),.c(c20),.s(ss[23]),.p(p21),.g(g21));
kairo_a i22(.e1(x[24]),.e2(y[24]),.c(c21),.s(ss[24]),.p(p22),.g(g22));
kairo_a i23(.e1(x[25]),.e2(y[25]),.c(c22),.s(ss[25]),.p(p23),.g(g23));

```

```

assign ss[26] = g23 | (c22&p23);

```

```

kairo_b
i24(.p({p3,p2,p1,p0}),.g({g3,g2,g1,g0}),.c(c23),.pp(p24),.gg(g24),.cc({c2,c1,c0,c_1}));
kairo_b
i25(.p({p7,p6,p5,p4}),.g({g7,g6,g5,g4}),.c(c24),.pp(p25),.gg(g25),.cc({c6,c5,c4,c3}));
kairo_b
i26(.p({p11,p10,p9,p8}),.g({g11,g10,g9,g8}),.c(c25),.pp(p26),.gg(g26),.cc({c10,c9,c8,c7}));
kairo_b
i27(.p({p15,p14,p13,p12}),.g({g15,g14,g13,g12}),.c(c26),.pp(p27),.gg(g27),.cc({c14,c13,c12,c
11}));
kairo_b
i28(.p({p19,p18,p17,p16}),.g({g19,g18,g17,g16}),.c(c27),.pp(p28),.gg(g28),.cc({c18,c17,c16,c
15}));
kairo_b
i29(.p({p23,p22,p21,p20}),.g({g23,g22,g21,g20}),.c(c28),.pp(p29),.gg(g29),.cc({c22,c21,c20,c
19}));

```

```

kairo_c i30(.c(c29),.p({p25,p24}),.g({g25,g24}),.cc({c24,c23}),.pp(p30),.gg(g30));
kairo_c i31(.c(c30),.p({p27,p26}),.g({g27,g26}),.cc({c26,c25}),.pp(p31),.gg(g31));

```

```

kairo_c i32( .c(c31), .p({p29,p28}), .g({g29,g28}), .cc({c28,c27}), .pp(p32), .gg(g32));
kairo_c i33( .c(c32), .p({p31,p30}), .g({g31,g30}), .cc({c30,c29}), .pp(p33), .gg(g33));
kairo_c i34( .c(c), .p({p32,p33}), .g({g32,g33}), .cc({c31,c32}), .pp(p34), .gg(g34));

always @(ss)begin          //丸め処理
    if({ss[1],ss[0]}>=2'b10)begin
        c<=1'b1;
    end else begin
        c<=1'b0;
    end
end

always @(ss)begin
    s = ss[26:2];
end
endmodule

```

/*桁上げ先見回路を用いた sub 回路（下位モジュール）*/

入力xに対してその2の補数値y 1を求め、後の処理は add と同じなので省略。

```

/*回路A（下位モジュール）*/
module kairo_a(e1,e2,c,s,p,g);
    input    e1,e2,c;
    output   s,p,g;

    assign s = (e1^e2)^c;
    assign p = e1 | e2;
    assign g = e1 & e2;

endmodule

```

生成gと伝播p

```

/*回路B（下位モジュール）*/
module kairo_b(p,g,c,pp,gg,cc);
    input  [3:0] p,g;

```

4ビット単位の加算器に対応する生成gと伝播pと桁上げcc

```

input      c;
output     pp,gg;
output [3:0] cc;

assign pp = p[0] & p[1] & p[2] & p[3];
assign gg = g[3] | (p[3]&g[2]) | (p[3]&p[2]&g[1]) | (p[3]&p[2]&p[2]&g[0]);
assign cc[0] = c;
assign cc[1] = g[0] | (cc[0]&p[0]);
assign cc[2] = g[1] | (cc[1]&p[1]);
assign cc[3] = g[2] | (cc[2]&p[2]);

endmodule

```

/*回路C (下位モジュール)*/

```
module kairo_c(c,p,g,cc,pp,gg);
```

```

input      c;
input [1:0] p,g;
output [1:0] cc;
output     pp,gg;

```

```

assign cc[1] = g[0] | (c&p[0]);
assign cc[0] = c;
assign pp = p[0] & p[1];
assign gg = g[1] | (p[1]&g[0]);

```

endmodule

2つの4ビット単位の加算器に対応する生成ggと伝播ppと桁上げcc[2]

/*回路D (下位モジュール)*/

```
module kairo_d(x,y,c,cc,s);
```

```

input  x,y,c;
output s,cc;

```

```

assign cc = (x&y) | (x&c) |(y&c);
assign s = (x^y)^c;

```

endmodule

順次桁上げ加算器
(丸め処理)

1.2 加減算器のシミュレーションによるバグ探し

1.1で説明した加減算器のシミュレーションを行い、計算できないところを探す。ここでは、テストベンチ記述を説明した後、シミュレーションを実行し、その結果を考察する。

1.2.1 テストベンチの記述

入力の正負や大小を考慮した、30回の演算を行う。

```
/* 加減算器のテストベンチ記述 */
module fau_test;                                /*テストベンチ名*/
    reg [31:0] a,b;                              /*検証対象への入力はreg 宣言*/
    reg        FAUsel;
    wire [31:0] out;                             /*検証対象の出力はwire 宣言*/

    fau A(a,b,FAUsel,out);                      /*検証対象の記述*/

/*テスト入力の記述*/
    initial begin
        a=32'h40a00000; b=32'h00000000; FAUsel=1'b0; // (5)+(0)=
    #1000 a=32'h00000000; b=32'h40a00000; FAUsel=1'b0; // (0)+(5)=
    #1000 a=32'hc0e00000; b=32'h00000000; FAUsel=1'b0; // (-7)+(0)=
    #1000 a=32'h00000000; b=32'hc0e00000; FAUsel=1'b0; // (0)+(-7)=
    #1000 a=32'h00000000; b=32'h00000000; FAUsel=1'b0; // (0)+(0)=
    #1000 a=32'h40a00000; b=32'hc0e00000; FAUsel=1'b0; // (5)+(-7)=
    #1000 a=32'h40e00000; b=32'hc0a00000; FAUsel=1'b0; // (7)+(-5)=
    #1000 a=32'h40e00000; b=32'hc0e00000; FAUsel=1'b0; // (7)+(-7)=
    #1000 a=32'hc0a00000; b=32'h40e00000; FAUsel=1'b0; // (-5)+(7)=
    #1000 a=32'hc0e00000; b=32'h40a00000; FAUsel=1'b0; // (-7)+(5)=
    #1000 a=32'hc0a00000; b=32'h40a00000; FAUsel=1'b0; // (-5)+(5)=
    #1000 a=32'hc0a00000; b=32'hc0e00000; FAUsel=1'b0; // (-5)+(-7)=
    #1000 a=32'h40a00000; b=32'h40e00000; FAUsel=1'b0; // (5)+(-7)=
    #1000 a=32'h40a00000; b=32'h40a00000; FAUsel=1'b0; // (5)+(5)=
    #1000 a=32'h40e00000; b=32'h40e00000; FAUsel=1'b0; // (7)+(7)=

    #1000 a=32'h40a00000; b=32'h00000000; FAUsel=1'b1; // (5)-(0)=
    #1000 a=32'h00000000; b=32'h40a00000; FAUsel=1'b1; // (0)-(5)=
    #1000 a=32'hc0e00000; b=32'h00000000; FAUsel=1'b1; // (-7)-(0)=
    #1000 a=32'h00000000; b=32'hc0e00000; FAUsel=1'b1; // (0)-(-7)=
    #1000 a=32'h00000000; b=32'h00000000; FAUsel=1'b1; // (0)-(0)=
    #1000 a=32'h40a00000; b=32'hc0e00000; FAUsel=1'b1; // (5)-(-7)=
    #1000 a=32'h40e00000; b=32'hc0a00000; FAUsel=1'b1; // (7)-(-5)=
    #1000 a=32'h40e00000; b=32'hc0e00000; FAUsel=1'b1; // (7)-(-7)=
    #1000 a=32'hc0a00000; b=32'h40e00000; FAUsel=1'b1; // (-5)-(-7)=
    #1000 a=32'hc0e00000; b=32'h40a00000; FAUsel=1'b1; // (-7)-(-5)=
    end
endmodule
```

```

#1000 a=32'hc0a00000; b=32'h40a00000; FAUse1=1'b1; // ( 5) -(5)=
#1000 a=32'hc0a00000; b=32'hc0e00000; FAUse1=1'b1; // ( 5) -( 7)=
#1000 a=32'h40a00000; b=32'h40e00000; FAUse1=1'b1; // (5) -( 7)=
#1000 a=32'h40a00000; b=32'h40a00000; FAUse1=1'b1; // (5) -(5)=
#1000 a=32'h40e00000; b=32'h40e00000; FAUse1=1'b1; // (7) -(7)=
#1000 $finish;
end

```

endmodule

1.2.2 シミュレーションの実行




図 1.5 加減算器のシミュレーションの波形表示 (一部省略)

1.2.3 シミュレーション結果の説明

表 1.3 を見ると、ほとんどの計算が間違っている。この結果から、 $0 + 0$ 、正 + 負、負 + 正と、ほとんどの減算で正しい答えが出てきていない。

(ns)	入力a	入力b	加算・減算	出力out	正しい答え	結果
0	5	0	加算	5	5	
1	0	5	加算	5	5	
2	-7	0	加算	-7	-7	
3	0	-7	加算	-7	-7	
4	0	0	加算	2^{-126}	0	×
5	5	-7	加算	-12	-2	×
6	7	-5	加算	12	2	×
7	7	-7	加算	14	0	×
8	-5	7	加算	12	2	×
9	-7	5	加算	-12	-2	×
10	-5	5	加算	-10	0	×
11	-5	-7	加算	-12	-12	
12	5	7	加算	12	12	
13	5	5	加算	10	10	
14	7	7	加算	14	14	
15	5	0	減算	5	5	
16	0	5	減算	5	-5	×
17	-7	0	減算	-7	-7	
18	0	-7	減算	-7	7	×
19	0	0	減算	0	0	
20	5	-7	減算	-2	12	×
21	7	-5	減算	2	12	×
22	7	-7	減算	2	14	×
23	-5	7	減算	2	-12	×
24	-7	5	減算	-2	-12	×
25	-5	5	減算	-2	-10	×
26	-5	-7	減算	-2	2	×
27	5	7	減算	2	-2	×
28	5	5	減算	2	0	×
29	7	7	減算	2	0	×

表1.3 シミュレーション結果(加減算器)

1.3 加減算器の機能検証と新加減算器の設計・シミュレーション

1.2で、加減算器の正しい答えの出ない部分があった。ここでは、正しい答えが出るように加減算器を修正する。

1.3.1 加減算器の機能検証

図1.6を見ると、大小判別のブロックから大きい方の符号が全体の出力の符号部 out[31]にそのまま出力されている。つまり、入力 a と入力 b の仮数部と指数部から判定された、a, b の絶対値比較により大きいと判定された方の符号がそのまま out[31]に出力されているのである。これは、間違いである。例えば、 $5 - 7$ の演算をする時、答えは -2 とならなければならない。しかし、この加減算器で計算すると、出力される符号は 5 と 7 を絶対値比較して大きい方、つまり 7 の方の符号が out[31]に出力されてしまうので、答えは $+2$ となってしまう。

また、この加減算器には、add と sub の二つの加算器 (ALU) がある。これは、2 の補数での演算をすることで、一つにすることができる。

正規化のところで、FAUse1=0 (加算) の時は v0 (add の出力) を、FAUse1=1 (減算) の時は v1 (sub の出力) を out に出力するようになっている。例えば、 $5 - (-7)$ の計算をする時、答えは 12 とならなければならないのに、FAUse1=1 なので out[23:0]には、sub の結果 2 が出力されてしまうので、間違っていることがわかる。




図1.6 加減算器のブロック図

1.3.2 新加減算器の設計

(1) 新加減算器のブロック図

1.3.1の検証を元に、新しい加減算器を設計していく。新加減算器には、次のような要素を新しく追加した。

- ・ まず、FAUse1でbをb 1に変換する。
これは、例えば(5) - (7)のような減算は、(5)+(- 7)のような加算に置き換える。
- ・ 大小の判別のブロックに、「小さい方の符号：S」と「大きい方の符号：R」の出力を追加した。
2の補数に変換する時、最後の正規化の時に使われる。
- ・ 加算器を1つにした。
旧加減算器にあったsubを消去し、2の補数に変換して計算することで、加算器をaddだけにした。

このようにして設計しなおした新加減算器のブロック図を図1.7に示す。




図1.7 新加減算器のブロック図

(2) 新加減算器のHDL記述

次に図1.7の新加減算器のブロック図を元に、旧加減算器のHDL記述を修正し、新加減算器をVerilogHDLで記述する。なお、下位モジュールは変更していないので、省略する。

```
/*新加減算器のHDL記述(上位モジュール)*/
module fau(a,b,FAUsel,out);
    input [31:0] a,b;
    input      FAUsel;
    output [31:0] out;
    reg [31:0] out;
    wire [31:0] b1;
    wire [7:0] u;
    wire [25:0] k,l,m;
    reg [25:0] n,o;
    wire [7:0] q;
    wire [7:0] p;
    reg [30:0] r,s;
    wire [24:0] v0;
    reg [24:0] v1;
    reg      R,S;          //大きい数値の符号(R)と小さい数値の符号(S)

    assign b1 = (FAUsel==1'b1) ? {~b[31],b[30:0]} : b;    //FAUsel=1の時、符号ビットを反転

//絶対値にした2つの数値の大小比較//
always @(a or b1)begin
    if(a[30:23]>b1[30:23])begin          //指数部で大小を比較
        s <= b1[30:0];                // 小さな数値の指数部・仮数部(s)
        r <= a[30:0];                // 大きな数値の指数部・仮数部(r)
        S <= b1[31];                 // 小さい数値の符号部(S)
        R <= a[31];                 // 大きい数値の符号部(R)
    end else if(a[30:23]<b1[30:23])begin
        s <= a[30:0];
        r <= b1[30:0];
        S <= a[31];
        R <= b1[31];
    end else if(a[30:23]==b1[30:23])begin //指数部が等しいとき
        if(a[22:0]>b1[22:0])begin
            s <= b1[30:0];
            r <= a[30:0];
            S <= b1[31];
            R <= a[31];
        end else if(a[22:0]<b1[22:0])begin

```

```

        s <= a[30:0];
        r <= b1[30:0];
        S <= a[31];
        R <= b1[31];
    end else if(a[22:0]==b1[22:0])begin
        if(a[31]==1'b1 && b1[31]==1'b0) begin
            s <= a[30:0];
            r <= b1[30:0];
            S <= a[31];
            R <= b1[31];
        end else begin
            s <= b1[30:0];
            r <= a[30:0];
            S <= b1[31];
            R <= a[31];
        end
    end
end
end
end

```

//仮数部と数値部がすべて0のとき符号部も0にそろえる//

```

always @(s or r) begin
    if(s==32'h00000000) begin
        S <= 1'b0;
    end
    if(r==32'h00000000) begin
        R <= 1'b0;
    end
end
end

```

```

zetaiti i0(.e1(a[30:23]),.e2(b[30:23]),.s(q),.p(p)); //指数の差 ( q )
//大きな数値の指数部 ( p )

```

//s と r の先頭に1または0を、後ろに丸め用の00を付加//

```

assign k = ( |s==1'b0) ? {1'b0,s[22:0],2'b00} : {1'b1,s[22:0],2'b00};
assign l = ( |r==1'b0) ? {1'b0,r[22:0],2'b00} : {1'b1,r[22:0],2'b00};

```

```

assign m = k >> q; //小さな数値を指数の差だけ右にシフト

```

```

always @(R or S or l or m) begin //負の数値を2の補数に変換
    if(R==1'b1) begin
        n <= ~l + 1'b1;
    end else begin
        n <= l;
    end
end

```

```

end
  if(S==1'b1) begin
    o <= #m + 1'b1;
  end else begin
    o <= m;
  end
end

end

add i1(.x(n),.y(o),.s(v0)); //加算

always @(R or v0) begin //v0 が補数ならば2進に直す
  if((R==1'b1) && (S==1'b1)) begin
    v1 <= ~v0[24:0] + 1'b1;
  end else if(R==1'b1) begin
    v1 <= {v0[24], (~v0[23:0] + 1'b1)};
  end else if(S==1'b1) begin
    v1 <= {1'b0,v0[23:0]};
  end else begin
    v1 <= v0;
  end
end

end

function [4:0] discover_first_1;
  input [24:0] t;
  if(t[24]==1'b1) discover_first_1 = 5'b11111;
  else if(t[23]==1'b1) discover_first_1 = 5'b00000;
  else if(t[22]==1'b1) discover_first_1 = 5'b00001;
  else if(t[21]==1'b1) discover_first_1 = 5'b00010;
  else if(t[20]==1'b1) discover_first_1 = 5'b00011;
  else if(t[19]==1'b1) discover_first_1 = 5'b00100;
  else if(t[18]==1'b1) discover_first_1 = 5'b00101;
  else if(t[17]==1'b1) discover_first_1 = 5'b00110;
  else if(t[16]==1'b1) discover_first_1 = 5'b00111;
  else if(t[15]==1'b1) discover_first_1 = 5'b01000;
  else if(t[14]==1'b1) discover_first_1 = 5'b01001;
  else if(t[13]==1'b1) discover_first_1 = 5'b01010;
  else if(t[12]==1'b1) discover_first_1 = 5'b01011;
  else if(t[11]==1'b1) discover_first_1 = 5'b01100;
  else if(t[10]==1'b1) discover_first_1 = 5'b01101;
  else if(t[9]==1'b1) discover_first_1 = 5'b01110;
  else if(t[8]==1'b1) discover_first_1 = 5'b01111;
  else if(t[7]==1'b1) discover_first_1 = 5'b10000;
  else if(t[6]==1'b1) discover_first_1 = 5'b10001;
  else if(t[5]==1'b1) discover_first_1 = 5'b10010;

```

```

        else if(t[4]==1'b1) discover_first_1 = 5'b10011;
        else if(t[3]==1'b1) discover_first_1 = 5'b10100;
        else if(t[2]==1'b1) discover_first_1 = 5'b10101;
        else if(t[1]==1'b1) discover_first_1 = 5'b10110;
        else if(t[0]==1'b1) discover_first_1 = 5'b10111;
    endfunction

    assign u = discover_first_1(v1[24:0]);

    always @(v1 or p or u or R) begin
        if((p[7:0]==8'b00000000) || (v1==32'h00000000)) begin
            out[31:0] <= 32'h00000000;
        end else begin
            if(u==5'b11111)begin //正規化(右シフト)
                out[22:0] <= v1 >> 1'b1;
                out[30:23] <= p + 1'b1;
                out[31] <= R;
            end else begin //正規化(左シフト)
                out[22:0] <= v1 << u;
                out[30:23] <= p - u;
                out[31] <= R;
            end
        end
    end
end
endmodule

```

1.3.3 新加減算器のシミュレーション

1.3.2で記述した新加減算器のシミュレーションを行い、正しく計算できるか確認する。

1.3.3.1 テストベンチの記述

ここでは、旧加減算器とおなじものを使用する。

```
/* 新加減算器のテストベンチ記述 */
module fau_test;                                /*テストベンチ名*/
    reg [31:0] a,b;                              /*検証対象への入力はreg 宣言*/
    reg        FAUsel;
    wire [31:0] out;                             /*検証対象の出力はwire 宣言*/

    fau A(a,b,FAUsel,out);                      /*検証対象の記述*/

/*テスト入力の記述*/
    initial begin
        a=32'h40a00000; b=32'h00000000; FAUsel=1'b0; // (5)+(0)=
        #1000 a=32'h00000000; b=32'h40a00000; FAUsel=1'b0; // (0)+(5)=
        #1000 a=32'hc0e00000; b=32'h00000000; FAUsel=1'b0; // (-7)+(0)=
        #1000 a=32'h00000000; b=32'hc0e00000; FAUsel=1'b0; // (0)+(-7)=
        #1000 a=32'h00000000; b=32'h00000000; FAUsel=1'b0; // (0)+(0)=
        #1000 a=32'h40a00000; b=32'hc0e00000; FAUsel=1'b0; // (5)+(-7)=
        #1000 a=32'h40e00000; b=32'hc0a00000; FAUsel=1'b0; // (7)+(-5)=
        #1000 a=32'h40e00000; b=32'hc0e00000; FAUsel=1'b0; // (7)+(-7)=
        #1000 a=32'hc0a00000; b=32'h40e00000; FAUsel=1'b0; // (-5)+(7)=
        #1000 a=32'hc0e00000; b=32'h40a00000; FAUsel=1'b0; // (-7)+(5)=
        #1000 a=32'hc0a00000; b=32'h40a00000; FAUsel=1'b0; // (-5)+(5)=
        #1000 a=32'hc0a00000; b=32'hc0e00000; FAUsel=1'b0; // (-5)+(-7)=
        #1000 a=32'h40a00000; b=32'h40e00000; FAUsel=1'b0; // (5)+(-7)=
        #1000 a=32'h40a00000; b=32'h40a00000; FAUsel=1'b0; // (5)+(5)=
        #1000 a=32'h40e00000; b=32'h40e00000; FAUsel=1'b0; // (7)+(7)=

        #1000 a=32'h40a00000; b=32'h00000000; FAUsel=1'b1; // (5)-(0)=
        #1000 a=32'h00000000; b=32'h40a00000; FAUsel=1'b1; // (0)-(5)=
        #1000 a=32'hc0e00000; b=32'h00000000; FAUsel=1'b1; // (-7)-(0)=
        #1000 a=32'h00000000; b=32'hc0e00000; FAUsel=1'b1; // (0)-(-7)=
        #1000 a=32'h00000000; b=32'h00000000; FAUsel=1'b1; // (0)-(0)=
        #1000 a=32'h40a00000; b=32'hc0e00000; FAUsel=1'b1; // (5)-(-7)=
        #1000 a=32'h40e00000; b=32'hc0a00000; FAUsel=1'b1; // (7)-(-5)=
        #1000 a=32'h40e00000; b=32'hc0e00000; FAUsel=1'b1; // (7)-(-7)=
        #1000 a=32'hc0a00000; b=32'h40e00000; FAUsel=1'b1; // (-5)-(-7)=
        #1000 a=32'hc0e00000; b=32'h40a00000; FAUsel=1'b1; // (-7)-(-5)=
    end
endmodule
```

```

#1000 a=32'hc0a00000; b=32'h40a00000; FAUse1=1'b1; // ( 5) -(5)=
#1000 a=32'hc0a00000; b=32'hc0e00000; FAUse1=1'b1; // ( 5) -( 7)=
#1000 a=32'h40a00000; b=32'h40e00000; FAUse1=1'b1; // (5) -( 7)=
#1000 a=32'h40a00000; b=32'h40a00000; FAUse1=1'b1; // (5) -(5)=
#1000 a=32'h40e00000; b=32'h40e00000; FAUse1=1'b1; // (7) -(7)=
#1000 $finish;
end

```

endmodule

1.3.3.2 シミュレーションの実行




図 1.8 新加減算器シミュレーションの波形表示 (一部省略)

1.3.3.3 シミュレーション結果

図 1.9 を見てわかるように、すべての演算で正しい解が出た。よって、新加減算器は正しい演算ができることが分かる。

(ns)	入力a	入力b	加算・減算	出力out	正しい答え	結果
0	5	0	加算	5	5	
1	0	5	加算	5	5	
2	-7	0	加算	-7	-7	
3	0	-7	加算	-7	-7	
4	0	0	加算	0	0	
5	5	-7	加算	-2	-2	
6	7	-5	加算	2	2	
7	7	-7	加算	0	0	
8	-5	7	加算	2	2	
9	-7	5	加算	-2	-2	
10	-5	5	加算	0	0	
11	-5	-7	加算	-12	-12	
12	5	7	加算	12	12	
13	5	5	加算	10	10	
14	7	7	加算	14	14	
15	5	0	減算	5	5	
16	0	5	減算	-5	-5	
17	-7	0	減算	-7	-7	
18	0	-7	減算	7	7	
19	0	0	減算	0	0	
20	5	-7	減算	12	12	
21	7	-5	減算	12	12	
22	7	-7	減算	14	14	
23	-5	7	減算	-12	-12	
24	-7	5	減算	-12	-12	
25	-5	5	減算	-10	-10	
26	-5	-7	減算	2	2	
27	5	7	減算	-2	-2	
28	5	5	減算	0	0	
29	7	7	減算	0	0	

図1.9 シミュレーション結果(新加減算器)

2 メモリの回路設計

メモリ LSI は“情報（データ）を記憶する” LSI で、その応用範囲は広く、スーパーコンピュータから家庭電化製品まで幅広く使われ、我々の生活を支えている。例えば、DRAM では、四半世紀で 100 万倍も大容量化されている。これは 3 年間 4 倍の割合で増加したことになる。

2.1 メモリ LSI の分類

メモリ LSI は、用途、記憶セルの構造、使用するトランジスタの種類などにより分類される。用途による分類では、表 2.1 に示すように、汎用(標準)メモリおよび専用(特定用途向け)メモリに分けられる。汎用メモリはさらに記憶セルの構造により、ランダムアクセスメモリ (Random Access Memory ; RAM) と、リードオンリーメモリ (Read Only Memory ; ROM) に大別できる。

RAM は、任意の番地のメモリセルに自由にアクセスして、随時、データを読み出したり書き込んだりできる。また読み書きを同じ速さで実行できるメモリで、メモリセルの構造と特性の違いからダイナミック RAM (DRAM) とスタティック RAM (SRAM) に分類される。

汎用 (標準)	ランダムアクセス メモリ (RAM)	ダイナミック RAM (DRAM)		
		スタティック RAM (SRAM)		
	リードオンリーメ モリ (ROM)	マスク ROM		
		プログラム ROM (PROM)	書き換え可能	EPROM
EEPROM				
	書き換え不可能	フューズ ROM		
専用 (特定用途向け)	画像メモリ シンクロナスメモリ (SDRAM) キャッシュメモリ			

表 2.1 記憶セルの構造によるメモリ LSI の分類

ここからは、代表的な LSI メモリ RAM について詳しく説明していく。

2.2 メモリ LSI の基本構成と動作

2.2.1 基本構成

代表的な LSI メモリである RAM の基本構成はメモリセルアレイ、周辺回路および入出力インターフェース回路から構成される。入力信号としてビットアドレス信号、クロック信号、書き込み入力信号、

書き込み制御信号があり、出力信号として、読み出し出力信号がある。

メモリセルアレイは通常1ビットの情報を記憶するメモリセルがマトリクス状に $2^N \times M$ 個配置されたアレイ部、 2^M 個のセルが接続されたワード線 2^N 本、 2^N 個のセルが接続されたデータ対線 2^M 対からなる。

入出力インターフェース回路には行アドレス、列アドレス、クロック信号、書き込み信号、読み出し信号などをラッチする各種のバッファがある。

周辺回路はアレイを制御する直接周辺回路（デコーダ、ドライバ、マルチプレクサ、書き込み回路、読み出し回路、I/O制御信号）および直接周辺回路を制御する間接周辺回路からなる。

2.2.2 基本動作

記憶データの読み出し操作は、まず、行、列アドレスバッファにアドレス情報がラッチされるところからはじまる。アドレス情報に基づいて読み出しのセルの行と列アドレスが決定されると、対応する行ドライバの出力が高レベルとなる。この結果、選択されたワード線が活性化され、これに接続されるすべてのメモリセルのデータがデータ対線にゆっくり現われる。

これと同時に、対応する列ドライバの出力も高レベルとなるので、選択されたデータはセンスアンプに接続され、センスアンプが活性化されると、このゆっくりしたデータ対線の信号変化は、センスアンプにより急速に増加され、読み出し回路を介して出力される。

書き込み動作も特定のメモリセルが選択されるまでは読み出し動作と同じである。メモリセルが選択され、書き込み回路が書き込み制御信号により活性化されると、入力データがメモリセルに書き込まれる。これは記憶されていたデータの上に上書きするかのよう、新たなデータが強制的に置き換えられる。

2.3 DRAMの基本構造

DRAM (Dynamic Random Access Memory) は中速ながら記憶密度が高く、価格も安い汎用メモリである。その特徴から、大容量メモリを必要とする汎用コンピュータの主メモリ、低価格に重点を置くPCの主メモリなどに広く応用されて、DRAMはメモリLSI市場全体の2/3を占め、最も代表的な標準メモリと言われている。

1. メモリセル

DRAMメモリセルは、図2.1に示すように電荷を蓄えるためのキャパシタ C_1 と、 C_1 への電荷の充放電を制御するnMOSFETスイッチの2素子からなる。このようにメモリセル構成が大変簡単なので、個々のメモリセル面積をきわめて小さくできる。このため記憶密度を極めて高めることができる。記憶内容“1”“0”は C_1 電荷があるか否か(すなわちノードNの電圧が高いか低い)に対応させ

る。

2. データの書き込み

ワード線を高電位にして nMOSFET スイッチを導通させ、データ線から書き込みデータ“ 1 ”、“ 0 ”に応じてノード N を高電位あるいは低電位に設定することにより実行される。

3. データの読み出し

ワード線を高電位にして nMOSFET スイッチを導通させ、次に C1 の電荷の有無をデータ線電位の高低に対応させる。




図2.1 DRAM のメモリセル

メモリセルのキャパシタに電荷があるかないかで、セルノード (N) の電位の高低に対応させ、二進情報を記憶している。しかし、nMOSFET スイッチの pn 接合部に流れる漏洩電流によって、キャパシタに蓄積された電荷は短時間のうちに消失し、記憶情報が破壊される。この消失を防ぐために、各ワード線に対して、一定期間ごとにデータを D 線あるいは \bar{D} 線に読み出し、センスアンプで増幅して、これを再書き込みし、初期の値に再生して、データを確保するという DRAM 固有の “リフレッシュ動作” がある。

2.4 SRAMの基本構造

SRAM (Static Random Access Memory) のメモリセルは、図2.2に示すように、データを記憶するフリップフロップと2個のスイッチnMOSFETからなる。SRAMは集積度でDRAMに劣るが、以下の優れた特徴がある。

- (1) 読み出し/書き込み動作が極めて速い
(理由: メモリセル データ対線 - 読み出し書き込み回路を介しデータのやり取りを相補信号を使って行うため)
- (2) 読み出し/書き込み動作のサイクルタイムをアクセスタイムに近づけることができる
(理由: リフレッシュ動作が不要なため)
サイクルタイム・・・読み出しあるいは書き込み動作がはじまってから、次の動作読み出しあるいは書き込み動作がはじまるまでの時間を言う。
アクセスタイム・・・アドレス情報がラッチされ、読み出しデータが出てくるまでの時間を言う。
- (3) 待機時の消費電力がきわめて小さい
(理由: メモリセルに貫通電流が流れない、リフレッシュ動作が不要なため)
- (4) システムへの組み込みが大変容易
(理由: 行・列アドレス信号が同時に入力され、リフレッシュ動作が不要、制御回路が小さい、作動タイミングのとり方が簡単などのため)

1. メモリセル

SRAMのメモリセルは2個のインバータからなるフリップフロップ、ワード線で駆動される2個のnMOSFETスイッチ、データ対線より構成される。“1”と“0”の記憶はフリップフロップの双安定状態を利用している。SRAMはDRAMと異なり、データがリーク電流によって消滅することはない。したがってSRAMはDRAMで用いたリフレッシュ動作を必要としない。

2. データの書き込み

いま、記憶データが“1”(Nが“1”レベル、 \bar{N} が“0”レベル)とする。これを“0”(前者とは逆に書き換える。ワード線を高電圧にして2つのnMOSFETスイッチを導通させる。書き込みデータ(D=0)がD線、 \bar{D} 線を介して、メモリセルへ供給される。この結果、元の記憶データは強制的に書き換えられる。書き込み制御が起動する前は、N、 \bar{N} の電位はそれぞれ3.3V、0Vであるが、起動するとN、 \bar{N} はそれぞれ0V、3.3Vに逆転する。

(Dが“0”のため、 \bar{N} の上位のpMOSFETが導通して V_D から3.3Vが流れてきて、 \bar{N} は“1”レベルになる。逆にDが“1”のためNの下位のnMOSFETが導通してNに蓄えられていた電荷が抜けて、“0”レベルになる)

3. データの読み出し

ワード線を高電位にして2つのnMOSFETスイッチを導通させ、次にNと \bar{N} の電荷の有無をデータ線Dと \bar{D} の電位にそれぞれ対応させ、読み出し回路で反転増幅して出力する。




図2.2 SRAMのメモリセル

2.5 プリチャージ方式

データの読み出しと書き込みの前にデータ対線にある定められた電圧に必ず初期設定する。この動作をプリチャージ動作と言う。原則として、読み出しの困難を避けるために、2つのビットラインを同じ電圧にし、十分高い電圧にセットすることは必要とされる。簡単にいえば、ビットラインの電圧を等しくすることはプロセッサの V_{DD} まで値を供給するプリチャージによって、一般的に成し遂げられる。

2.5.1 Static pullup precharg

Static pullup precharg は常に電源電圧から電圧をかけていく装置で、その利点としては、配列を横切るようなクロック信号が必要ないということ。より大きなプリチャージ装置を使うと、ビットラインの同等化が速くできる。しかしプリチャージ装置が常にON状態で高電圧なので、ビットラインを低くしたい時に困難になる。だからlowになるレベルの大きさ考えなければならない。




図 2 . 3 Static pullup precharge

2 . 5 . 2 Clocked precharge

二つのビットラインの間につながれている3つの装置を含む回路が clocked プリチャージである。この装置は、静電容量と pullup 装置によって二つのビットラインの同等化を速くできる。しかし、クロック信号を ON にしてプリチャージするので、電力を消費する点で不利である。さらに、プリチャージクロックの正確なタイミングを作るのが難しい。




図 2 . 4 clocked precharge

2.6 センスアンプ

ビットライン上の電圧を感知し、見つけた電圧差を増幅するために使われるのがセンスアンプの装置である。センスアンプの操作は CLK 信号が“ low ”の状態から始まる。P3、P4 は Sense# と Sense を V_{DD} へセットする。ビットラインに影響ある N2、N4 も V_{DD} にプリチャージされる。2つのビットラインに少しの差がある間は、センスアンプによってプリチャージ状態が抑制される。十分な差ができる前にセンスアンプが開始すると、いくつかの非共通なノイズ、装置のミスマッチ、ビットラインプリチャージミスマッチによって、不正確な結果を導くということになってしまう。十分な差が現れるように時間が経った後に CLK がアサ - トする (1 になる)。この場合 pulldown 装置 N1 が ON になるとセンスアンプの 2 つの脚から電流が流れ出していく。

CLK がセンスアンプを可動させる前に Mux_Out # は 200mV より低くて、Mux_Out は高い状態を仮定する。N1 が導通した時、Sense と Sense# のノードは V_{SS} のほうへ下がり始める。Mux_Out 信号が Mux_Out # よりわずかに高い信号だから、センスアンプの左脚は右脚よりわずかに低い抵抗を持つだろう。この差はノード Sense よりノード Sense# をわずかに速く低くする。Sense# ノードが低くなると、P2 が ON になり N5 が OFF になり始める。これらの装置 (P2、N5) は Sense の電圧が下がるのを防ぐため、Sense と Sense# の差が増加する。結局 P2 は Sense が V_{DD} に近づくとつれて“ ON ”に強くなっていく。今の値をラッチするためにセンスアンプが生じている。ビットラインの差をひろげる操作は、CLK が変わるか、Sense# が 0 になるまで続けられる。




図 2.5 センスアンプ

おわりに

本研究では、FPU の加減算器の修正と LSI メモリの設計を研究した。

まず 1 章で、FPU の加減算器の修正を記した。まず、浮動小数点加算の概要を説明し、去年の加減算器の HDL 記述を記した。次に、シミュレーションによって加減算器のバグだしを行い、去年の加減算器の検証を行い、その検証を元に新加減算器のアルゴリズムを作成し、HDL で記述した。最後にシミュレーションを行い、新加減算器が正常に動作するか確認した。

2 章では、メモリ LSI の回路設計を示した。まずメモリ LSI の分類を記し、次にメモリ LSI の基本構造と動作を記した。そして、DRAM、SRAM、プリチャージ方式、センスアンプについて説明した。

今後の課題としては、FPU のマルチポートレジスタの回路設計を行うこと、FPU にパイプライン処理を施すことによる性能向上をねらうことが可能だと思われる。

参考文献

- 【1】林成憲 町田慎弥 李天慧 國信茂郎：
HDL (ハードウェア記述言語) を用いた浮動小数点プロセッサの設計
- 【2】パターソン&ヘネシー 日系 BP 社：
コンピュータの構成と設計 ハードウェアとソフトウェアのインタフェース
第 2 版 上・下
- 【3】株式会社エッチ・ディー・ラボ：
HDL Endeavor Verilog-HDL
- 【4】榎本忠儀 培風館：
CMOS 集積回路 - 入門から実用まで -
- 【5】Anantha Chandrakasan・William J. Bowhill・Frank Fox IEEE PRESS：
DESIGN OF HIGH-PERFORMANCE MICROPROCESSOR CIRCUITS