冗長2進加算器と乗算器の性能評価

宮原克典¹，横山真登¹，國信茂郎²

要旨
近年の集積回路の高集積度によるVLSI（大規模集積回路）の出現により，HDL（ハードウェア記述言語）を用いた機能設計からトップダウン設計が重要になってきている．本研究では，HDLを用いて従来の２進加算器と冗長２進加算器を設計し，論理合成を行うことによって乗算器のように繰り返し加算を行うような場合の冗長２進加算器の優位性について調べた． (2005年2月26日受付)

要旨

近年の集積回路の高集積度によるVLSI（大規模集積回路）の出現により，HDL（ハードウェア記述言語）を用いた機能設計からトップダウン設計が重要になってきている．

本研究では，HDLを用いて従来の２進加算器と冗長２進加算器を設計し，論理合成を行うことによって乗算器のように繰り返し加算を行うような場合の冗長２進加算器の優位性について調べた．

(2005年2月26日受付)