| 要旨 |
|---|
|
情報化社会の進展に伴い，より安価で高性能な電子機器が市場で求められ，その重要部品であるLSI製造の微細化が進められている．一方，LSI製造の微細化は，クロストークや電圧降下など様々な物理現象を顕在化して不良品問題を起こす．
本論文は，配線パターンに起因して生じるクロストーク問題に注目し，その回避設計技術の提案を行うものである．
従来のクロストーク回避はレイアウト設計における配線段階が主であった．しかし，配線密度が高い近年のLSI設計において十分回避できない場合がある．本論文で著者は新たな配置設計でクロストーク回避を提案する．提案手法は，配置評価関数に特定配線間にかかわる素子配置を分離するためのペナルティ関数を導入するものである．
簡単な配置問題で本手法を評価したところ，総配線長への影響が10％程度で，クロストーク問題となる配線間を完全に分離できる結果が確認された．
(2008年3月14日 受付)
|
全文(PDF) 822549 bytes